Neu­ig­kei­ten

An­tritts­vor­trag zu sei­ner Mas­ter­a­r­beit von Kon­stan­tins Fran­cke­vics

Am Dienstag, den 22.10.2024 hält Konstantins Franckevics den Antrittsvortrag zu seiner Masterarbeit mit dem Titel: "Critical-area aware test pattern reordering". Der Vortrag findet auf Zoom statt und wird auf englisch gehalten. Alle Interessierten sind eingeladen am Vortrag teilzunehmen.

Mehr erfahren

Pa­per für die "IE­EE In­ter­na­ti­o­nal Test Con­fe­rence" (ITC'24) an­ge­nom­men

Wir freuen uns, dass unser Paper mit dem Titel "Minimizing PVT-Variability by Exploiting the Zero Temperature Coefficient (ZTC) for Robust Delay Fault Testing" für die "IEEE International Test Conference" (ITC'24) in San Diego, USA angnommen wurde. Diese Arbeit ist aus der Kooperation mit der Universität Stuttgart, Universität Paderborn und der Technischen Universität München (TUM) entstanden. Die beteiligten Autoren sind Hanieh Jafarzadeh,…

Mehr erfahren

Ab­schluss­prä­sen­ta­ti­on zur Ba­che­lor­a­r­beit von Jo­han­nes Dorf­schmidt

Am Dienstag, den 30.07.2024 um 15:00 Uhr hält Johannes Dorfschmidt die Abschlusspräsentation zu seiner Bachelorarbeit mit dem Titel: "Machine Learning-based Detection and Diagnosis of Voids in Interconnections". Der Vortrag findet im Seminarraum P1.6.17.1 statt und wird auf englisch gehalten. Alle Interessierten sind eingeladen am Vortrag teilzunehmen.

Mehr erfahren

Ab­schluss­prä­sen­ta­ti­on zur Ba­che­lor­a­r­beit von Jus­tin Hen­d­richs

Am Mittwoch, den 19.06.2024 um 15:30 Uhr hält Justin Hendrichs die Abschlusspräsentation zu seiner Bachelorarbeit mit dem Titel: "Zeitverhaltensanalyse mit SMT". Der Vortrag findet im Seminarraum P1.6.17.1 statt und wird auf deutsch gehalten. Alle Interessierten sind eingeladen am Vortrag teilzunehmen.

Mehr erfahren

Ab­schluss­prä­sen­ta­ti­on zur Ba­che­lor­a­r­beit von Fe­lix Schön­lau

Am Dienstag, den 04.06.2024 um 15:00 Uhr hält Felix Schönlau die Abschlusspräsentation zu seiner Bachelorarbeit mit dem Titel: "Automatische Erzeugung von Selbsttestprogrammen für den RISC-V Prozessor". Der Vortrag findet im Seminarraum P1.6.17.1 statt und wird auf deutsch gehalten. Alle Interessierten sind eingeladen am Vortrag teilzunehmen.

Mehr erfahren

Zwi­schen­vor­trag zur Ba­che­lor­a­r­beit von Jus­tin Hen­d­richs

Am Mittwoch, den 15.05.2024 um 11:00 Uhr hält Justin Hendrichs den Zwischenvortrag zu seiner Bachelorarbeit mit dem Titel: "Zeitverhaltensanalyse mit SMT". Der Vortrag findet im Seminarraum P1.6.17.1 statt und wird auf deutsch gehalten. Alle Interessierten sind herzlich eingeladen am Vortrag teilzunehmen.

Mehr erfahren

An­tritts­vor­trag zur Ba­che­lor­a­r­beit von Fa­dy You­keim

Am Diesntag, den 30.04.2024 um 10:00 Uhr hält Fady Youkeim den Antrittsvortrag zu seiner Bachelorarbeit mit dem Titel: "Extending the transistor model in ThorSim to support multiple fins and process variations in waveform simulation". Der Vortrag findet im Seminarraum P1.6.17.1 statt und wird auf englisch gehalten. Alle Interessierten sind herzlich eingeladen am Vortrag teilzunehmen.

Mehr erfahren

An­tritts­vor­trag zur Ba­che­lor­a­r­beit von Jo­han­nes Dorf­schmidt

Am Mittwoch, den 31.01.2024 um 15:00 Uhr hält Johannes Dorfschmidt den Antrittsvortrag zu seiner Bachelorarbeit mit dem Titel: "Machine Learning-based Detection and Diagnosis of Voids in Interconnections". Der Vortrag findet im Seminarraum P1.6.17.1 statt und wird auf englisch gehalten. Alle Interessierten sind eingeladen am Vortrag teilzunehmen.

Mehr erfahren

Pa­per für den Work­shop "Test­me­tho­den und Zu­ver­läs­sig­keit von Schal­tun­gen und Sys­te­men" (TuZ'2024) an­ge­nom­men

Wir freuen uns, dass unsere Arbeit mit dem Titel "Crosstalk-Aware Simulation of Interconnects Using Aritficial Neural Networks" (Crosstalk-bewusste Simulation von Verbindungen mit Hilfe künstlicher neuronaler Netze) beim Workshop "Testmethoden und Zuverlässigkeit von Schaltungen und Systemen" (TuZ'2024) angenommen wurde. Die Autoren der Arbeit sind Magdalina Ustimova, Somayeh Sadeghi-Kohan und Sybille Hellebrand. Wir freuen uns darauf, unsere…

Mehr erfahren

Pa­per für den Work­shop "Test­me­tho­den und Zu­ver­läs­sig­keit von Schal­tun­gen und Sys­te­men" (TuZ'2024) an­ge­nom­men

Wir freuen uns, dass unsere Arbeit mit dem Titel "Modeling Crosstalk-induced Interconnect Delay with Polynomial Regression" (Modellierung und Übersprechen in Leitungen mittels polynomieller Regressionen) beim Workshop "Testmethoden und Zuverlässigkeit von Schaltungen und Systemen" (TuZ'2024) angenommen wurde. Die Autoren der Arbeit sind Alisa Stiballe, Jan Dennis Reimer, Somayeh Sadeghi-Kohan und Sybille Hellebrand. Wir freuen uns darauf, unsere…

Mehr erfahren

Ab­schluss­prä­sen­ta­ti­on zur Mas­ter­a­r­beit von Kai Ar­ne Han­ne­mann

Am Mittwoch, den 25.10.2023 um 15:00 Uhr hält Kai Arne Hannemann den Abschlussvortrag zu seiner Masterarbeit mit dem Titel: „Gate-All-Around Simulation with Neural Networks“. Der Vortrag findet im Seminarraum P1.6.17.1 statt und wird auf englisch gehalten. Alle Interessierten sind herzlich eingeladen am Vortrag teilzunehmen. Kurzfassung: Die Idee, neuronale Netze zur Simulation von Gate-All-Around (GAA)-Transistoren zu verwenden, ist ein…

Mehr erfahren

Ab­schluss­vor­trag zur Ba­che­lor­a­r­beit von Ali­sa Sti­bal­le

Am Mittwoch, den 25.10.2023 um 14:00 Uhr hält Alisa Stiballe den Abschlussvortrag zu ihrer Bachelorarbeit mit dem Titel: „GPU-based Logic Simulation of Crosstalk related Interconnect Delays“. Der Vortrag findet im Seminarraum P1.6.17.1 statt und wird auf englisch gehalten. Alle Interessierten sind herzlich eingeladen am Vortrag teilzunehmen. Kurzfassung: Die Entwicklung von Computerchips ist ein herausfordernder Prozess, der viel Geld, Wissen…

Mehr erfahren

Ar­ti­kel "Ro­bust Pat­tern Ge­ne­ra­ti­on for Small De­lay Faults un­der Pro­cess Va­ria­ti­ons" von der IE­EE In­ter­na­ti­o­nal Test Con­fe­rence…

Der Artikel "Robust Pattern Generation for Small Delay Faults under Process Variations" von Hanieh Jafarzadeh, Florian Klemme, Jan Dennis Reimer, Zahra Paria Najafi-Haghi, Hussam Amrouch, Sybille Hellebrand und Hans-Joachim Wunderlich wurde von der IEEE International Test Conference 2023 akzeptiert. Zusammenfassung: Kleine Verzögerungsfehler (SDFs) führen zu zusätzlichen Verzögerungen, die kleiner sind als die Erfassungszeit, und erfordern eine…

Mehr erfahren

Ar­ti­kel "Workload-Awa­re Pe­ri­odic In­ter­connect BIST" für IE­EE De­sign & Test an­ge­nom­men

Der Artikel "Workload-Aware Periodic Interconnect BIST" von Somayeh Sadeghi-Kohan, Sybille Hellebrand und Hans-Joachim Wunderlich wurde von der IEEE Design & Test angenommen. Zusammenfassung: Verbindungen auf Systemebene bilden das Rückgrat für immer komplexere Systeme auf einem Chip. Ihre Anfälligkeit für Elektromigration und Übersprechen kann zu ernsthaften Zuverlässigkeits- und Sicherheitsproblemen während der Lebensdauer des Systems führen.…

Mehr erfahren

An­tritts­vor­trag zur Ba­che­lor­a­r­beit von Jus­tin Hen­d­richs

Am Mittwoch, den 02.08.2023 um 15:00 Uhr hält Justin Hendrichs den Antrittsvortrag zu seiner Bachelorarbeit mit dem Titel: "Zeitverhaltensanalyse mit SMT". Der Vortrag findet im Seminarraum P1.6.17.1 statt und wird auf deutsch gehalten. Alle Interessierten sind eingeladen am Vortrag teilzunehmen.

Mehr erfahren