Achtung:

Sie haben Javascript deaktiviert!
Sie haben versucht eine Funktion zu nutzen, die nur mit Javascript möglich ist. Um sämtliche Funktionalitäten unserer Internetseite zu nutzen, aktivieren Sie bitte Javascript in Ihrem Browser.

Fachgebiet Datentechnik (DATE)
Prof. Dr. Sybille Hellebrand
Bildinformationen anzeigen

Workshop Beiträge

  • A Hybrid Space Compactor for Varying X-Rates
    2019 M. U. Maaz, A. Sprenger, S. Hellebrand
    31. Workshop "Testmethoden und Zuverlässigkeit von Schaltungen und Systemen" (TuZ'19), Prien am Chiemsee, 24. - 26. Februar 2019
  • Optimized Constraints for Scan-Chain Insertion for Faster-than-at-Speed Test
    2018 M. Kampmann, S. Hellebrand
    19th Workshop on RTL and High Level Testing (WRTLT'18), Hefei, Anhui, China, October 2018
  • Stochastische Kompaktierung für den Hochgeschwindigkeitstest
    2018 A. Sprenger, S. Hellebrand
    30. Workshop "Testmethoden und Zuverlässigkeit von Schaltungen und Systemen" (TuZ'18). Freiburg, Germany, 4.-6. März 2018
  • X-tolerante Prüfzellengruppierung für den Test mit erhöhter Betriebsfrequenz
    2017 M. Kampmann, S. Hellebrand
    29. Workshop "Testmethoden und Zuverlässigkeit von Schaltungen und Systemen" (TuZ'17). Lübeck, Germany, 5. - 7. März 2017
  • Effiziente Auswahl von Testfrequenzen für den Test kleiner Verzögerungsfehler
    2015 S. Hellebrand, T. Indlekofer, M. Kampmann, M. Kochte, C. Liu, H. Wunderlich
    27. Workshop "Testmethoden und Zuverlässigkeit von Schaltungen und Systemen" (TuZ'15), Bad Urach, Germany, 1. - 3. März 2015
  • Adaptive Test and Diagnosis of Intermittent Faults
    2013 A. Cook, L. Rodriguez Gomez, S. Hellebrand, T. Indlekofer, H. Wunderlich
    Latin American Test Workshop, Cordoba, Argentina, April 2013
  • Eingebaute Selbstdiagnose mit zufälligen und deterministischen Mustern
    2012 A. Cook, S. Hellebrand, H. Wunderlich
    24. Workshop "Testmethoden und Zuverlässigkeit von Schaltungen und Systemen" (TuZ'12), Cottbus, 26. - 28. Februar 2012
  • Testdatenkompression mit Hilfe der Netzwerkinfrastruktur
    2010 V. Fröse, R. Ibers, S. Hellebrand
    22. Workshop "Testmethoden und Zuverlässigkeit von Schaltungen und Systemen" (TuZ'10), Paderborn, 28. Februar - 2. März 2010
  • Testen mit Rücksetzpunkten - ein Ansatz zur Verbesserung der Ausbeute bei robusten Schaltungen
    2008 U. Amgalan, C. Hachmann, S. Hellebrand, H. Wunderlich
    20. ITG/GI/GMM Workshop "Testmethoden und Zuverlässigkeit von Schaltungen und Systemen", Wien, Österreich, März 2008
  • Ein verfeinertes elektrisches Modell für Teilchentreffer und dessen Auswirkung auf die Bewertung der Schaltungsempfindlichkeit
    2008 T. Coym, S. Hellebrand, S. Ludwig, B. Straube, H. Wunderlich, C. Zoellin
    20. ITG/GI/GMM Workshop "Testmethoden und Zuverlässigkeit von Schaltungen und Systemen", Wien, Österreich, März 2008 (Poster)
  • Reliable nanoscale systems - challenges and strategies for on- and offline testing
    2007 S. Hellebrand
    5th IEEE East-West Design & Test Symposium, September 2007, Yerevan, Armenia (Invited Talk)
  • An End-to-End Reliability Protocol to Address Transient Faults in Network on Chips
    2007 M. Ali, M. Welzl, S. Hessler, S. Hellebrand
    DATE 2007 Friday Workshop on Diagnostic Services in Network-on-Chips, Nice, France, April 2007 (Poster)
  • An Integrated Built-in Test and Repair Approach for Memories with 2D Redundancy
    2007 P. Öhler, S. Hellebrand, H. Wunderlich
    17th GI/ITG/GMM Workshop "Testmethoden und Zuverlässigkeit von Schaltungen und Systemen", Erlangen, Germany, March 2007
  • A Low Power Design for Embedded DRAMs with Online Consistency Checking
    2005 P. Öhler, S. Hellebrand
    Kleinheubachertagung 2005, Miltenberg, Germany
  • Power Consumption versus Error Correcting Capabilities in Embedded DRAMs - A Case Study
    2005 P. Öhler, S. Hellebrand
    117th GI/ITG/GMM Workshop "Testmethoden und Zuverlässigkeit von Schaltungen und Systemen", Innsbruck, Austria, March 2005
  • Dynamic Routing: A Prerequisite for Reliable NoCs
    2005 M. Ali, M. Welzl, S. Hellebrand
    17th GI/ITG/GMM Workshop "Testmethoden und Zuverlässigkeit von Schaltungen und Systemen", Innsbruck, Austria, March 2005
  • Data Compression for Multiple Scan Chains Using Dictionaries with Corrections
    2004 S. Hellebrand, A. Wuertenberger, C. Tautermann
    9th IEEE European Test Symposium, Ajaccio, Corsica, France, May 22-26, 2004
  • Alternating Run-Length Coding: A Technique for Improved Test Data Compression
    2002 S. Hellebrand, A. Wuertenberger
    IEEE International Workshop on Test Resource Partitioning, Baltimore, MD, October 2002
  • Two-Dimensional Test Data Compression for Scan-Based Deterministic BIST
    2001 H. Liang, S. Hellebrand, H. Wunderlich
    IEEE European Test Workshop, Stockholm, Sweden, May 2001
  • A Mixed Mode BIST Scheme Based on Reseeding of Folding Counters
    2000 S. Hellebrand, H. Liang, H. Wunderlich
    IEEE European Test Workshop, Cascais, Portugal, May 2000
  • Exploiting Symmetries to Speed Up Transparent BIST
    1999 S. Hellebrand, H. Wunderlich, V. Yarmolik
    11th GI/ITG/GMM/IEEE Workshop
  • Efficient Consistency Checking for Embedded Memories
    1998 V. Yarmolik, S. Hellebrand, H. Wunderlich
    5th IEEE International Test Synthesis Workshop, Santa Barbara, CA, March 1998
  • Efficient Consistency Checking for Embedded Memories
    1998 V. Yarmolik, S. Hellebrand, H. Wunderlich
    10th GI/ITG/GMM/IEEE Workshop
  • Synthesis of Fast On-Line Testable Controllers for Data-Dominated Applications
    1997 A. Hertwig, S. Hellebrand, H. Wunderlich
    3rd IEEE International On-Line Testing Workshop, Crete, Greece, July 1997
  • STARBIST: Scan Autocorrelated Random Pattern Generation
    1997 K. Tsai, S. Hellebrand, J. Rajski, M. Marek-Sadowska
    4th IEEE International Test Synthesis Workshop, Santa Barbara, CA, May 1997
  • Mixed-Mode BIST Using Embedded Processors
    1996 S. Hellebrand, H. Wunderlich, A. Hertwig
    2nd IEEE International On-Line Testing Workshop. Biarritz, France, July 1996
  • Using Embedded Processors for BIST
    1996 S. Hellebrand, H. Wunderlich
    3rd IEEE International Test Synthesis Workshop, Santa Barbara, CA, May 1996
  • Pattern Generation for a Deterministic BIST Scheme
    1995 S. Hellebrand, B. Reeb, S. Tarnick, H. Wunderlich
    2nd IEEE International Test Synthesis Workshop, Santa Barbara, CA, May 1995
  • Synthesis for Testability - the ARCHIMEDES Approach
    1994 S. Hellebrand, J. Teixeira, H. Wunderlich
    1st IEEE International Test Synthesis Workshop, Santa Barbara, CA, May 1994
  • Effiziente Testsatzkodierung für Prüfpfad-basierte Selbsttestarchitekturen
    1994 S. Venkataraman, J. Rajski, S. Hellebrand, S. Tarnick
    6th ITG/GI/GME Workshop "Testmethoden und Zuverlässigkeit von Schaltungen und Systemen", Vaals, March 1994
  • Ein Verfahren zur testfreundlichen Steuerwerkssynthese
    1994 S. Hellebrand, H. Wunderlich
    6th ITG/GI/GME Workshop "Testmethoden und Zuverlässigkeit von Schaltungen und Systemen", Vaals, March 1994
  • Synthesis of Self-Testable Controllers
    1993 S. Hellebrand, H. Wunderlich
    ARCHIMEDES Open Workshop on "Synthesis - Architectural Testability Support", Montpellier, France, July 1993
  • Effiziente Erzeugung deterministischer Muster im Selbsttest
    1993 S. Hellebrand, S. Tarnick, J. Rajski, B. Courtois
    5th ITG/GI/GME Workshop "Testmethoden und Zuverlässigkeit von Schaltungen und Systemen", Holzhau, March 1993
  • Generation of Vector Patterns through Reseeding of Multiple-Polynomial LFSRs
    1992 S. Hellebrand, S. Tarnick, J. Rajski, B. Courtois
    Workshop on New Directions for Testing, Montreal, Canada, May 1992
  • Generation of Vector Patterns through Reseeding of Multiple-Polynomial LFSRs
    1992 S. Hellebrand, S. Tarnick, J. Rajski, B. Courtois
    IEEE Design for Testability Workshop, Vail, CO, April 1992
  • Generating Pseudo-Exhaustive Vectors for External Testing
    1990 S. Hellebrand, H. Wunderlich, O. Haberl
    IEEE Design for Testability Workshop, Vail, CO, April 1990

Die Universität der Informationsgesellschaft