Achtung:

Sie haben Javascript deaktiviert!
Sie haben versucht eine Funktion zu nutzen, die nur mit Javascript möglich ist. Um sämtliche Funktionalitäten unserer Internetseite zu nutzen, aktivieren Sie bitte Javascript in Ihrem Browser.

Datentechnik
Fachgebiet Datentechnik (DATE)
Prof. Dr. Sybille Hellebrand
Bildinformationen anzeigen

Workshop Beiträge


Liste im Research Information System öffnen

On Cryptography Effects on Interconnect Reliability

A. Ghazal, S. Sadeghi-Kohan, J.D. Reimer, S. Hellebrand, To appear in: 35. Workshop "Testmethoden und Zuverlässigkeit von Schaltungen und Systemen" (TuZ'23), Feb. 2023, 2023, pp. 2


EM-Aware Interconnect BIST

S. Sadeghi-Kohan, S. Hellebrand, H. Wunderlich, European Workshop on Silicon Lifecycle Management, March 18, 2022, 2022, pp. 2


Dynamic Multi-Frequency Test Method for Hidden Interconnect Defects

S. Sadeghi-Kohan, S. Hellebrand, 32. Workshop "Testmethoden und Zuverlässigkeit von Schaltungen und Systemen" (TuZ'20), 16. - 18. Februar 2020, 2020, pp. 4


A Hybrid Space Compactor for Varying X-Rates

M.U. Maaz, A. Sprenger, S. Hellebrand, 31. Workshop "Testmethoden und Zuverlässigkeit von Schaltungen und Systemen" (TuZ'19), 2019


Stochastische Kompaktierung für den Hochgeschwindigkeitstest

A. Sprenger, S. Hellebrand, 30. Workshop "Testmethoden und Zuverlässigkeit von Schaltungen und Systemen" (TuZ'18), 2018


Optimized Constraints for Scan-Chain Insertion for Faster-than-at-Speed Test

M. Kampmann, S. Hellebrand, 2018


X-tolerante Prüfzellengruppierung für den Test mit erhöhter Betriebsfrequenz

M. Kampmann, S. Hellebrand, 2017


Effiziente Auswahl von Testfrequenzen für den Test kleiner Verzögerungsfehler

S. Hellebrand, T. Indlekofer, M. Kampmann, M. Kochte, C. Liu, H. Wunderlich, 2015


Adaptive Test and Diagnosis of Intermittent Faults

A. Cook, L. Rodriguez Gomez, S. Hellebrand, T. Indlekofer, H. Wunderlich, 2013


Eingebaute Selbstdiagnose mit zufälligen und deterministischen Mustern

A. Cook, S. Hellebrand, H. Wunderlich, 2012


Testdatenkompression mit Hilfe der Netzwerkinfrastruktur

V. Fröse, R. Ibers, S. Hellebrand, 2010


Ein verfeinertes elektrisches Modell für Teilchentreffer und dessen Auswirkung auf die Bewertung der Schaltungsempfindlichkeit

T. Coym, S. Hellebrand, S. Ludwig, B. Straube, H. Wunderlich, C. G. Zoellin, 2008


Testen mit Rücksetzpunkten - ein Ansatz zur Verbesserung der Ausbeute bei robusten Schaltungen

U. Amgalan, C. Hachmann, S. Hellebrand, H. Wunderlich, 2008


Reliable Nanoscale Systems - Challenges and Strategies for On- and Offline Testing

S. Hellebrand, 2007


An End-to-End Reliability Protocol to Address Transient Faults in Network on Chips

M. Ali, M. Welzl, S. Hessler, S. Hellebrand, 2007


An Integrated Built-in Test and Repair Approach for Memories with 2D Redundancy

P. Oehler, S. Hellebrand, H. Wunderlich, 2007


A Low Power Design for Embedded DRAMs with Online Consistency Checking

P. Oehler, S. Hellebrand, 2005


Dynamic Routing: A Prerequisite for Reliable NoCs

M. Ali, M. Welzl, S. Hellebrand, 2005


Power Consumption Versus Error Correcting Capabilities in Embedded DRAMs - A Case Study

P. Oehler, S. Hellebrand, 2005


Data Compression for Multiple Scan Chains Using Dictionaries with Corrections

S. Hellebrand, A. Wuertenberger, C. S. Tautermann, 2004


Alternating Run-Length Coding: A Technique for Improved Test Data Compression

S. Hellebrand, A. Wuertenberger, 2002


Two-Dimensional Test Data Compression for Scan-Based Deterministic BIST

H. Liang, S. Hellebrand, H. Wunderlich, 2001


A Mixed Mode BIST Scheme Based on Reseeding of Folding Counters

S. Hellebrand, H. Liang, H. Wunderlich, 2000


Exploiting Symmetries to Speed Up Transparent BIST

S. Hellebrand, H. Wunderlich, V. N. Yarmolik, 1999


Efficient Consistency Checking for Embedded Memories

V. N. Yarmolik, S. Hellebrand, H. Wunderlich, 1998


Efficient Consistency Checking for Embedded Memories

V. N. Yarmolik, S. Hellebrand, H. Wunderlich, 1998


STARBIST: Scan Autocorrelated Random Pattern Generation

K. Tsai, S. Hellebrand, J. Rajski, M. Marek-Sadowska, 1997


Synthesis of Fast On-Line Testable Controllers for Data-Dominated Applications

A. Hertwig, S. Hellebrand, H. Wunderlich, 1997


Using Embedded Processors for BIST

S. Hellebrand, H. Wunderlich, 1996


Mixed-Mode BIST Using Embedded Processors

S. Hellebrand, H. Wunderlich, A. Hertwig, 1996


Pattern Generation for a Deterministic BIST Scheme

S. Hellebrand, B. Reeb, S. Tarnick, H. Wunderlich, 1995


Effiziente Testsatzkodierung für Prüfpfad-basierte Selbsttestarchitekturen

S. Venkataraman, J. Rajski, S. Hellebrand, S. Tarnick, 1994


Ein Verfahren zur testfreundlichen Steuerwerkssynthese

S. Hellebrand, H. Wunderlich, 1994


Synthesis for Testability - the ARCHIMEDES Approach

S. Hellebrand, J. Paulo Teixeira, H. Wunderlich, 1994


Effiziente Erzeugung deterministischer Muster im Selbsttest

S. Hellebrand, S. Tarnick, J. Rajski, B. Courtois, 1993


Synthesis of Self-Testable Controllers

S. Hellebrand, H. Wunderlich, 1993


Generation of Vector Patterns through Reseeding of Multiple-Polynomial LFSRs

S. Hellebrand, S. Tarnick, J. Rajski, B. Courtois, 1992


Generation of Vector Patterns through Reseeding of Multiple-Polynomial LFSRs

S. Hellebrand, S. Tarnick, J. Rajski, B. Courtois, 1992


Generating Pseudo-Exhaustive Vectors for External Testing

S. Hellebrand, H. Wunderlich, O. F. Haberl, 1990


Liste im Research Information System öffnen

Sie interessieren sich für:

Die Universität der Informationsgesellschaft