Ad­van­ced VL­SI De­sign

• Die Veranstaltung vermittelt grundlegende Kenntnisse über die moderne anwendungsorientierte Modellierung, Simulation, Analyse und Synthese digitaler Systeme auf verschieden Abstraktionsebenen bis hin zum Chip-Layout.
  
  
• The course provides basic knowledge about the modern application-oriented modeling, simulation, analysis, and synthesis of digital systems at different abstraction levels to chip layout.

Der Chipentwurf besteht in der heutigen Praxis aus der kombinierten Anwendung verschiedener Sprachen, Methoden und Werkzeuge zur Modellierung, Simulation und Synthese elektronischer Schaltungen. Entlang des modernen abstraktionsebenbasierten Entwurfsflusses digitaler Systeme (Elektronische System Ebene bis hin zum Chiplayout) vermittelt die Veranstaltung grundlegendes Wissen der wesentlichen Beschreibungssprachen und ihrer Anwendung in Modellierung, Simulation, Analyse und Synthese. Dies umfasst Grundprinzipien und Anwendung der IEEE Standard-System/Hardwarebeschreibungssprachen SystemVerilog, SystemC, Verilog und VHDL in Verbindung mit zusätzlichen Formaten wie z.B. SDF und UPF zur Annotation des Zeit- und Leistungsverhaltens. In der Anwendung werden die wesentlichen Prinzipien von Testumgebungen zur Simulation, der Zeit- und Leistungsanalyse, der Logiksynthese und des physikalischen Entwurfs digitaler Schaltungen. Die Übungen begleiten die Veranstaltung unter Verwendung kommerzieller Werkzeuge von Mentor Graphics, Synopsys und Cadence Design Systems.

In today's practice, chip design consists of the combined application of various languages, methods, and tools for the modeling, simulation, and synthesis of electronic circuits. Along the modern abstraction-based design flow of digital systems (electronic system level to chip layout), the course provides basic knowledge of the main description languages ​​and their application in modeling, simulation, analysis and synthesis. This includes basic principles and application of the IEEE standard system/hardware description languages SystemVerilog, SystemC, Verilog, and VHDL, in conjunction with additional formats, e.g., SDF and UPF for time and power annotation. For their application, the fundamental principles of test environments for simulation, timing and power analysis, logic synthesis and physical design of digital circuits. Exercises will provide hands-on labs based on commercial tools from Mentor Graphics, Synopsys and, Cadence Design Systems.

Fachkompetenz / Domain competence:

Die Studierenden sind nach Besuch der Lehrveranstaltung in der Lage

• einfache digitale Schaltungen auf verschiedenen Abstraktionsebenen zu modellieren, zu simulieren, zu analysieren und zu synthetisieren und
• die wichtigsten kommerziellen Werkzeuge in der Simulation, Analyse und Synthese digitaler Schaltungen anzuwenden.

After the course students are able

• to model, simulate, analyze and synthesize simple digital circuits at different abstraction levels and
• to apply the most important commercial tools for simulation, analysis and synthesis of digital circuits.

Fachübergreifende Kompetenzen / Key qualifications:

Die Studierenden sind nach Besuch der Veranstaltung in der Lage

• moderne Sprachen zur Beschreibung digitaler Schaltungen hinsichtlich ihrer Leistungsfähigkeit für die verschiedenen Anwendungen zu beurteilen, auszuwählen und anzuwenden und
• die verschiedenen Methoden und Werkzeuge im modernen VLSI-Entwurf anzuwenden.

After the course students are able 

• to assess, select and apply modern digital circuit description languages for their different applications,
• apply the different methods and tools in the modern VLSI design.

• Vorlesung mit Beamer und White-Board
• Übungen mit Übungsblättern am Computer
  
  
• Lecture with LCD projector and white board
• Exercises with assignments and hands-on labs

• Grundlagen der Digitaltechnik / Grundlagen des VLSI-Entwurfs
• Fundamentals of Digital Circuits / Fundamentals of VLSI Design

Keine / None

Mündliche Prüfung / oral exam

Englisch / English