Abgeschlossene Abschlussarbeiten - Datentechnik

Abgeschlossene Bachelorarbeiten

08.01.2025

Efficient extension of the parameter space in GPU-based waveform simulation

2025, Fady Hany Fawzy Youkeim

Mehr erfahren

09.10.2024

Machine Learning-based Detection and Diagnosis of Voids in Interconnections

2024, Johannes Dorfschmidt

Mehr erfahren

04.07.2024

Automatische Erzeugung von Selbsttestprogrammen für den RISC-V Prozessor

2024, Felix Schönlau

Mehr erfahren

22.06.2024

Zeitverhaltensanylyse mit SMT

2024, Justin Hendrichs

Mehr erfahren

25.08.2023

Fehlergruppierung zur Beschleunigung einer GPU-Fehlersimulation

2023, Christopher Schenk

Mehr erfahren

18.06.2023

GPU-based Logic Simulation of Crosstalk related Interconnet Delays

2023, Alisa Stiballe

Mehr erfahren

22.05.2023

Simulation of Interconnects using Artificial Neural Networks

2023, Magdalina Ustimova

Mehr erfahren

18.08.2022

Analyzing the effects of encryption methods and hashfunctions on interconnect reliability

2022, Abdulkarim Ghazal

Mehr erfahren

04.08.2022

Layout-basierte Modellierung und Parametrisierung von Übersprecheffekten in SoCs

2022, Khalil Errahman Ben Ameur

Mehr erfahren

25.11.2021

Anwendung künstlicher neuronaler Netze zur Unterscheidung kleiner Verzögerungsfehler und Prozessvariationen

2021, Jan van den Heuvel

Mehr erfahren

30.09.2021

Eine SAT-Testmustererzeugung für ausgewählte Testzeitpunkte

2021, Melanie Jung

Mehr erfahren

30.08.2021

Inkrementelle SAT-Instanzgenerierung für den Hochgeschwindigkeitstest mit PaderSAT

2021, Elena Priss

Mehr erfahren

20.08.2021

Extracting the Behavior of Interconnect Defect for High-Level Modeling

2021, Alexander Coers

Mehr erfahren

12.08.2021

Parametrisierung von Verbindungsdefekten innerhalb integrierter Schaltungen mit Hilfe von Layoutsynthese

2021, Alexander Piel

Mehr erfahren

29.07.2021

Effects of approximation computing on interconnect reliability

2021, Abdalrham Badran

Mehr erfahren

Abgeschlossene Masterarbeiten

21.07.2025

Critical-Area-Aware Test Pattern Reordering

2025, Konstantins Franckevics

Mehr erfahren

30.08.2023

Gate-All-Around Simulation with Neural Networks

2023, Kai Arne Hannemann

Mehr erfahren

12.08.2021

Pareto-optimale SAT-basierte Testmustererzeugung

2021, Viktor Tran

Mehr erfahren

03.08.2021

Test Pattern Scheduling for Faster-than-at-speed Test

2021, Amjad Alsati

Mehr erfahren

17.08.2019

SAT-basierte Modellierung und Analyse von Verzögerungsfehlern mit variabler Größe

2019, Jan Dennis Reimer

Mehr erfahren

09.08.2019

Fault Tolerance Analysis of Approximate Artificial Neural Networks

2019, Emanuel Rheinert

Mehr erfahren

25.07.2019

Convolutional Compaction for Faster-than-At-Speed Test (FAST)

2019, Yuan Zhang

Mehr erfahren

29.05.2019

Konzeption und Implementierung einer Hardware-Software-Testumgebung für Funkschnittstellen einer modularen…

2019, Helmut Ngawa

Mehr erfahren

23.08.2018

X-aware Pattern Selection for Faster-than-at-Speed Test

2018, Mehak Aftab

Mehr erfahren

03.07.2018

SAT-basierte Testmustererzeugung für Verzögerungssfehler

2018, Moritz Schniedermann

Mehr erfahren

14.06.2017

Faster-than-at-Speed Logic BIST

2017, Ratna Kumar Gari

Mehr erfahren

30.05.2017

Vergleich und Entwicklung eines X-Reduzierenden Kompaktierungsverfahrens für Faster-than-At-Speed Test (FAST)

2017, Mohammad Urf Maaz

Mehr erfahren

12.04.2017

Analyse eines geteilten X-Canceling MISRs für Faster-than-at-Speed-Test (FAST)

2017, Sunil Kumar Veerappa

Mehr erfahren

31.08.2016

Entwurf und Implementierung einer fehlertoleranten ALU

2016, Rohan Narkhede

Mehr erfahren

11.08.2016

Comparative Implementation of Two AES-base Crypto-Cores

2016, Muhammad Asim Zahid

Mehr erfahren

Ef­fi­cient ex­ten­si­on of the pa­ra­me­ter space in GPU-ba­sed wa­ve­form si­mu­la­ti­on

Ma­chi­ne Lear­ning-ba­sed De­tec­ti­on and Dia­gno­sis of Vo­ids in In­ter­connec­ti­ons

Au­to­ma­ti­sche Er­zeu­gung von Selbst­test­pro­gram­men für den RISC-V Pro­zes­sor

Zeit­ver­hal­tens­a­ny­ly­se mit SMT

Fehler­grup­pie­rung zur Be­schleu­ni­gung ei­ner GPU-Feh­ler­si­mu­la­ti­on

GPU-ba­sed Lo­gic Si­mu­la­ti­on of Cross­talk re­la­ted In­ter­connet De­lays

Si­mu­la­ti­on of In­ter­connects using Ar­ti­fi­ci­al Neural Net­works

Ana­ly­zing the ef­fects of en­cryp­ti­on me­thods and hash­func­ti­ons on in­ter­connect re­li­a­bi­li­ty

Lay­out-ba­sier­te Mo­del­lie­rung und Pa­ra­me­tri­sie­rung von Über­spre­ch­ef­fek­ten in SoCs

An­wen­dung künst­li­cher neu­ro­na­ler Net­ze zur Un­ter­schei­dung klei­ner Ver­zö­ge­rungs­feh­ler und Pro­zess­va­ria­ti­o­nen

Ei­ne SAT-Test­mus­ter­er­zeu­gung für aus­ge­wähl­te Test­zeit­punk­te

In­kre­men­tel­le SAT-In­sta­nz­ge­ne­rie­rung für den Hoch­ge­schwin­dig­keits­test mit Pa­der­SAT

Ex­trac­ting the Be­ha­vi­or of In­ter­connect De­fect for High-Le­vel Mo­de­ling

Pa­ra­me­tri­sie­rung von Ver­bin­dungs­de­fek­ten in­ner­halb in­te­grier­ter Schal­tun­gen mit Hil­fe von Lay­out­syn­the­se

Ef­fects of ap­pro­xi­ma­ti­on com­pu­ting on in­ter­connect re­li­a­bi­li­ty

Cri­ti­cal-Area-Awa­re Test Pat­tern Re­or­de­ring

Gate-All-Around Si­mu­la­ti­on with Neural Net­works

Pa­re­to-op­ti­ma­le SAT-ba­sier­te Test­mus­ter­er­zeu­gung

Test Pat­tern Sche­du­ling for Fas­ter-than-at-speed Test

SAT-ba­sier­te Mo­del­lie­rung und Ana­ly­se von Ver­zö­ge­rungs­feh­lern mit va­ri­a­b­ler Grö­ße

Fault To­le­ran­ce Ana­ly­sis of Ap­pro­xi­ma­te Ar­ti­fi­ci­al Neural Net­works

Con­vo­lu­ti­o­nal Com­pac­ti­on for Fas­ter-than-At-Speed Test (FAST)

Kon­zep­ti­on und Im­ple­men­tie­rung ei­ner Hard­ware-Soft­ware-Te­s­t­um­ge­bung für Funkschnitt­stel­len ei­ner mo­du­la­ren…

X-awa­re Pat­tern Se­lec­ti­on for Fas­ter-than-at-Speed Test

SAT-ba­sier­te Test­mus­ter­er­zeu­gung für Ver­zö­ge­rungs­sfeh­ler

Fas­ter-than-at-Speed Lo­gic BIST

Ver­gleich und Ent­wick­lung ei­nes X-Re­du­zie­ren­den Kom­pak­tie­rungs­ver­fah­rens für Fas­ter-than-At-Speed Test (FAST)

Ana­ly­se ei­nes ge­teil­ten X-Can­ce­ling MISRs für Fas­ter-than-at-Speed-Test (FAST)

Ent­wurf und Im­ple­men­tie­rung ei­ner feh­ler­to­le­ran­ten ALU

Com­pa­ra­ti­ve Im­ple­men­ta­ti­on of Two AES-ba­se Cryp­to-Co­res

Efficient extension of the parameter space in GPU-based waveform simulation

Machine Learning-based Detection and Diagnosis of Voids in Interconnections

Automatische Erzeugung von Selbsttestprogrammen für den RISC-V Prozessor

Zeitverhaltensanylyse mit SMT

Fehlergruppierung zur Beschleunigung einer GPU-Fehlersimulation

GPU-based Logic Simulation of Crosstalk related Interconnet Delays

Simulation of Interconnects using Artificial Neural Networks

Analyzing the effects of encryption methods and hashfunctions on interconnect reliability

Layout-basierte Modellierung und Parametrisierung von Übersprecheffekten in SoCs

Anwendung künstlicher neuronaler Netze zur Unterscheidung kleiner Verzögerungsfehler und Prozessvariationen

Eine SAT-Testmustererzeugung für ausgewählte Testzeitpunkte

Inkrementelle SAT-Instanzgenerierung für den Hochgeschwindigkeitstest mit PaderSAT

Extracting the Behavior of Interconnect Defect for High-Level Modeling

Parametrisierung von Verbindungsdefekten innerhalb integrierter Schaltungen mit Hilfe von Layoutsynthese

Effects of approximation computing on interconnect reliability

Critical-Area-Aware Test Pattern Reordering

Gate-All-Around Simulation with Neural Networks

Pareto-optimale SAT-basierte Testmustererzeugung

Test Pattern Scheduling for Faster-than-at-speed Test

SAT-basierte Modellierung und Analyse von Verzögerungsfehlern mit variabler Größe

Fault Tolerance Analysis of Approximate Artificial Neural Networks

Convolutional Compaction for Faster-than-At-Speed Test (FAST)

Konzeption und Implementierung einer Hardware-Software-Testumgebung für Funkschnittstellen einer modularen…

X-aware Pattern Selection for Faster-than-at-Speed Test

SAT-basierte Testmustererzeugung für Verzögerungssfehler

Faster-than-at-Speed Logic BIST

Vergleich und Entwicklung eines X-Reduzierenden Kompaktierungsverfahrens für Faster-than-At-Speed Test (FAST)

Analyse eines geteilten X-Canceling MISRs für Faster-than-at-Speed-Test (FAST)

Entwurf und Implementierung einer fehlertoleranten ALU

Comparative Implementation of Two AES-base Crypto-Cores