Nach­richt

Ar­ti­kel "Ro­bust Pat­tern Ge­ne­ra­ti­on for Small De­lay Faults un­der Pro­cess Va­ria­ti­ons" von der IE­EE In­ter­na­ti­o­nal Test Con­fe­rence 2023 ak­zep­tiert

Der Artikel "Robust Pattern Generation for Small Delay Faults under Process Variations" von Hanieh Jafarzadeh, Florian Klemme, Jan Dennis Reimer, Zahra Paria Najafi-Haghi, Hussam Amrouch, Sybille Hellebrand und Hans-Joachim Wunderlich wurde von der IEEE International Test Conference 2023 akzeptiert.

Zusammenfassung:

Kleine Verzögerungsfehler (SDFs) führen zu zusätzlichen Verzögerungen, die kleiner sind als die Erfassungszeit, und erfordern eine Testmustergenerierung, die auf die Zeiteigenschaften achtet. Da Prozessvariationen die Wirksamkeit solcher Muster beeinträchtigen können, kann es sein, dass verschiedene Schaltungsinstanzen eine unterschiedliche Fehlerabdeckung aufweisen. Dieser Artikel präsentiert eine Methode zur Generierung von Testmustersätzen für SDFs, die für alle Instanzen gültig sind. Die Methode überwindet die Einschränkungen der bekannten zeitlichen automatischen Testmustergenerierung (ATPG), die aufgrund der Rechenkomplexität einer Fehlerauswahl unter Prozessvariationen verwenden muss.

Ein statistisches Lernverfahren maximiert die Abdeckung von SDFs in einer gesamten Population unter Berücksichtigung der Variationsparameter eines kalibrierten industriellen FinFET-Transitormodells. Die Methode kombiniert das effiziente ATPG für Übergangsfehler (engl. Transitionsfehler, TFs) mit schneller timingbewusster Fehlersimulation auf GPUs. Simulationsexperimente zeigen, dass die Größe des Mustersatzes im Vergleich zur Standard-N-Detect Verfahren signifikant reduziert wird, während die Fehlerabdeckung sogar im Vergleich zu N-Detect und zur zeitlichen ATPGs erhöht wird.