Der Artikel "Workload-Aware Periodic Interconnect BIST" von Somayeh Sadeghi-Kohan, Sybille Hellebrand und Hans-Joachim Wunderlich wurde von der IEEE Design & Test angenommen.
Zusammenfassung:
Verbindungen auf Systemebene bilden das Rückgrat für immer komplexere Systeme auf einem Chip. Ihre Anfälligkeit für Elektromigration und Übersprechen kann zu ernsthaften Zuverlässigkeits- und Sicherheitsproblemen während der Lebensdauer des Systems führen. In diesem Artikel wird ein Ansatz für regelmäßige systeminterne Tests vorgestellt, bei dem ein Zuverlässigkeitsprofil erstellt wird, um potenzielle Probleme zu erkennen, bevor sie tatsächlich zu einem Ausfall führen. Er stützt sich auf eine gemeinsame Infrastruktur für EM-bewusstes System-Workload-Management und -Test, minimiert den durch den Test selbst verursachten Stress und trägt zur Selbstheilung von systembedingten Elektromigrationsdegradationen bei.