Studierender: Viktor Tran
Betreuer: Matthias Kampann
Kurzfassung
Mit dem Fortschritt der technologischen Entwicklung ist es möglich, integrierte Schaltun- gen mit höherer Integrationsdichte herzustellen, da die Strukturgrößen heutiger Bauele- mente kleiner ausfallen. Aufgrund der kleinen Strukturgrößen kann es jedoch beim Her- stellungsprozess wegen Ungenauigkeiten zu Parametervariationen kommen. Die Abwei- chungen wirken sich, neben anderen Effekten wie Leitungsübersprechen und Rauschen in der Versorgungsspannung, auf das zeitliche Verhalten der Schaltungselemente (Gatter), in Form von Verzögerungsdefekten, aus. Diese kleinen Verzögerungsdefekte (engl. Small Delay Defects, SDDs) werden als kleine Verzögerungsfehler (engl. Small Delay Faults, SDFs) modelliert und können auf den frühzeitigen Ausfall (engl. Early Life Failure, ELF) eines Systems hinweisen. Einige SDFs können jedoch wegen der Schaltungstopologie beim Test mit nominaler Betriebsfrequenz nicht erfasst werden, da sie sich auf Pfaden be- finden deren Ausgänge vor der nächsten Taktflanke stabil werden. Für die Erkennung der versteckten kleinen Verzögerungsfehler (engl. Hidden Delay Fault, HDFs) wird der Test mit erhöhter Betriebsfrequenz (engl. Faster-than-at-Speed Test, FAST) genutzt. Hierbei wird die Testfrequenz durch Übertaktung erhöht und der Beobachtungszeitpunkt künst- lich verschoben. Durch FAST können selbst HDFs auf kurzen Pfaden erkannt werden. Die Herausforderung bei diesem Verfahren ist, dass es Pfade gibt die ihre Berechnungen zum Beobachtungszeitpunkt noch nicht abgeschlossen haben. Deren Ausgänge zeigen somit selbst im fehlerfreien Fall einen unbekannten Logikwert, genannt X-Wert, an. Um alle HDFs zu erfassen werden verschiedene Testfrequenzen benötigt. Dies führt zu vari- ierenden Raten von X-Werten an den Ausgängen. Für das Kompaktieren der Testantwort stellen solche unbekannten Logikwerte ein Problem dar. Obwohl moderne Kompaktie- rungsverfahren mit hohen X-Raten umgehen können, sind sie nicht in der Lage variie- rende Raten zu verarbeiten. Das Ziel dieser Arbeit ist es, den Kompatorentwurf zu unter- stützen, indem mit einem dichtebasierten Clusteringverfahren (DBSCAN) die Prüfpfade neu angeordnet werde, um möglichst gleichlange Prüfpfade zu erhalten. Für die Gruppie- rung werden alle Prüfzellen als Punkte im mehrdimensionalen Raum betrachtet, wobei die X-Raten der jeweiligen Frequenzen die Koordinaten der Punkte darstellen. Mit Hilfe von Distanzmetriken werden anschließend naheliegende Punkte zusammen gruppiert. Die neue Anordnung ermöglicht es, Prüfpfade mit hohen Raten zu blockieren. Die Ergebnisse zeigen, dass die erstellten Prüfpfade im Vergleich zur zufälligen Anordnung gute Resul- tate aufweisen. Die erzeugten Prüfpfadkonfigurationen erzielen bis zu dreimal so hohe X-Reduktionen wie zufällige Anordnungen. Auch wenn die Fehlereffizienz geringer aus- fällt, so sind die Abweichungen doch vernachlässigbar klein.